如何用給定晶片實現組合邏輯電路?分別用74LS74LS153實現1位二進位制數的全加器

2021-04-18 17:45:25 字數 835 閱讀 3628

1樓:匿名使用者

根據全加器真抄值表,可寫出和襲s,高位進位co的邏輯函

數。 a1a0作為兩個輸入變數,即加數和被加數a、b,d0~d3為第三個輸入變數,即低位進位ci,1y為全加器的和s,2y全加器的高位進位co,則可令資料選擇器的輸入為:a1=a,a0=b,1do=1d3=ci,1d1=1d2=ci反,2d0=0,2d3=1,2d1=2d2=ci,1q=s1,2q=co; 可以根據管腳所對應的連線電路

74ls153,74ls138的各控制端應如何連線才能保證晶片正常工作

用74ls138怎麼實現 邏輯函式:y=

2樓:子寒水

74ls138是3線-8線譯碼器,輸出是反碼。

y=(a非)(b非)c+a(b非)c+ab(c非)=m1 + m5 + m6 (寫成最小項之和的形式)=(m1非)*(m5非)*(m6非) (整個相乘後再一個大的非號) 化成與非式

所以需要一個 三輸入端的與非門

輸入端由高到低位分別接a,b,c 就是a2=a,a1=b,a0=c輸入端選擇y1(非),y5(非),y6(非) 接到三輸入端與非門的三個端,那麼與非門的輸出端就是y了

用74ls138實現組合邏輯電路時,從真值表得到函式式需要化簡嗎?為什麼? 5

3樓:沙裡波特

用74ls138實現組合邏輯電路時,

從真值表得到函式式需要化簡嗎?

不需要。

為什麼?

138 搭配與非門,正好與函式式完美契合。

函式式化簡後,反而不能用了。

組合邏輯電路的分析是指什麼,組合邏輯電路的一般分析步驟和設計步驟是什麼

組合邏輯電路的分來 析,是指對電自路的狀態變化過程進行分析,進而得出電路所要實現的功能。組合邏輯電路的分析包含如下過程 1 根據邏輯電路寫出邏輯表示式。2 邏輯表示式化簡。3 根據邏輯表示式畫出真值表。4 根據真值表畫出狀態圖,並且進行時序分析。5 根據時序分析,得出電路的邏輯功能。組合邏輯電路分析...

電子技術基礎中,時序邏輯電路和組合邏輯電路的區別是時序邏輯電

數位電路定義 用數字訊號完成對數字量進行算術運算和邏輯運算的電路稱為數位電路,或數字系統。由於它具有邏輯運算和邏輯處理功能,所以又稱數字邏輯電路。數字邏輯電路分類 按功能分 1 組合邏輯電路簡稱組合電路,它由最基本的的邏輯閘電路組合而成。特點是 輸出值只與當時的輸入值有關,即輸出惟一地由當時的輸入值...

組合邏輯電路中為什麼TTL與非閘電路的輸入端懸空時,相當於高

在實際電路中,與非門和空閒與非門的輸入引腳應連線到高電平 即通過電阻連線到電源的正電壓 進入數字閘電路章節。首先,ttl與非門的兩個輸入端是一個帶有兩個發射器的三極體,並且懸浮端子a的電平被另一個輸入端子b鉗制,因為它們具有相同的基極c,電壓為b 0 7,a c 0 7 b y ab bb b 1b...