1樓：無畏無知者
用3-8譯碼器和電路可以構成4-16譯碼器了，必須要有4選1資料選擇器嗎；
2樓：f夾
碼器和4選1資料選擇器以及相關閘電路設計
這樣你理解的多少的
設計一個多功能電路,功能表見表1.分別採用邏輯閘實現,8選1資料選擇器實現,4:16譯碼器實現. 80
3樓：l夾
多功能電路，
這個功能要求怎麼確定
你具體說說
用3線-8線譯碼器閘電路產生四選一資料選擇器的片選訊號,用於將四選一擴為三十二選一
4樓：
雙4選1資料選擇器不是太懂，假如能給出隨意一個雙4選1的資料選擇器型號，我就能很容易的把電路圖畫出來，這就是個從輸入端控制片選使能的問題。
3-8譯碼器,4選1資料選擇器的使能端有什麼用途
5樓：匿名使用者
顧名思義就是enable的意思，就是讓譯碼器和資料選擇器「能工作」的用途。望採納
6樓：吳吳吳
初步掌握eda設計方法中的設計輸入、編譯、綜合、**和程式設計的基本過程。實驗結果可通過實驗開發系統驗證，在實驗開發系統上選擇高、低電平開關作為輸入，選擇發光二極體顯示輸出電平值。
是你要的答案嗎?
用雙4選1資料選擇器74hc153和3線-8線譯碼器接成16選1資料選擇器
7樓：吳peter吳
我今年，現在是作業，剛好搜到，也不會，師兄解決了嗎，幫個忙吧。。
8樓：匿名使用者
一個153就是雙四選一，兩個就是16個輸入端了，輸出四個訊號。138 三個輸入端，可以譯出數字
如何將兩個3-8線譯碼器擴散成一個4-16線譯碼器
9樓：匿名使用者
這個很簡單的
bai.我的想du法是這樣的.
設兩個zhi3-8線譯碼dao
器分別為譯碼器y1和y.y1控制版端權分別為c1,b1,a1,y控制端分別為c,b,a,接下來就擴充套件了..
m3 m2 m1 m0
c1 b1 a1 c b a
0 0 0 0 0 0
0 0 0 0 0 1
...0 0 1 0 0 0
o o 1 o o 1
...o o 1 1 1 1
你可以發現c1和b1一直是零.所以你需要把這兩個控制端接地置0.
四根線分別為m3,m2, m1,m0.分別對應 a1 c b a.
說到這裡,你應該明白了吧...
如有疑問可以**我:270101761
10樓：匿名使用者
低三位接到兩片輸入上，第四位分別接兩片的使能端，一個高電平有效，一個低電平有效。
這就做好了。
3-8譯碼器與一個與非門實現4-16譯碼器
11樓：做而論道
3-8譯碼器，需要兩個。
與非門，用不著。
緊急，試用兩片雙4選一資料選擇器74hc153和3線-8線譯碼器74hc138接成16選一的資料選擇器
12樓：飛飛飛哥
如何用雙2 4線譯碼器轉換為3 8線譯碼器 電路圖怎麼設計
雙2 4線譯碼器bai轉換為du3 8線譯zhi碼器的電路原理圖如下 dao 所需要的器件為2片2 4線譯碼器 74139系列 回和1個非門。其中答z是最低位。x是最高位。原理如下 當x為0時，上邊的譯碼器開啟，下邊的譯碼器輸出高阻抗。譯碼輸出低4位 yz組合 當x為1時，下邊的譯碼器開啟，上邊的譯...
用Verilog語言設計3 8譯碼器（要求分別用cas
module decoder38 input 2 0 code,output reg 7 0 resultalways begin case code 3 b000 result 8 h01 3 b001 result 8 h02 3 b010 result 8 h04 3 b011 result ...
AB兩數和是9又4分之3，A數的1又3分之1倍與B數的兩倍的和是16，A數是多少
9又3 4 16 2 1 1又1 3 2 9又3 4 8 1 5 6 7 4 1 6 10.5 4分之9 採納 已知兩個數的合為9.75，其中較大的數的1又3分之1倍與較小的數的2倍之和是16，你知道較大的數是多少嗎？假設兩個數分別為x,y 且x y 依題意 x y 9.75 4x 3 2y 16 ...